WO 2005/045674 PCT/DE2004/001613

5

15

20

25

30

35

10 <u>Steuergerät</u>

Stand der Technik

Die Erfindung geht aus von einem Steuergerät nach der Gattung des unabhängigen Patentanspruchs.

Aus DE 101 23 839 A1 ist es bekannt in einem Steuergerät zwischen einem Prozessor und wenigstens einer weiteren Schaltung insbesondere ASIC's eine Datenübertragung hier über SPI (Serial Peripheral Interface) vorzusehen, die getaktet ist. Der Prozessor gibt den Takt an die ASIC's aus. Der Prozessor leitet den Takt von der Oszillation eines System-Oszillators, beispielsweise eines Pierce-Oszillators, ab.

Vorteile der Erfindung

Das erfindungsgemäße Steuergerät mit den Merkmalen des unabhängigen Patentanspruchs hat demgegenüber den Vorteil, dass nunmehr der Prozessor im Steuergerät, vorzugsweise ein Microcontroller, anhand von Ausgangssignalen von wenigstens zwei Taktausgängen den Takt überwacht. Diese Überwachung kann hardwaremäßig und/oder softwaremäßig erfolgen. In Abhängigkeit von der Überwachung wird ein Überwachungssignal erzeugt, das dazu benutzt werden kann, um einen Fehlerspeicher zu beschreiben und/oder eine Warnung auszugeben, beispielsweise mittels einer Warnlampe. Aber auch auf einem Display im Fahrzeug kann der entsprechende Fehler ausgegeben werden. Es ist sogar möglich, dass das Überwachungssignal dazu benutzt wird, um eine Funkübertragung zu einer Fernwartung zu übertragen, so dass der Fehler der Fernwartung mitgeteilt wird und diese den Fahrer benachrichtigen kann, um

eine entsprechende Reparatur durchführen zu lassen. Es ist möglich, dass mehr als zwei Taktausgänge und damit die entsprechenden Ausgangssignale zu Überwachung des Takts verwendet werden. Damit erhält man eine hohe Sicherheit gegenüber Fehlern des Taktsignals, die Fehlfunktionen des Airbagsteuergeräts provozieren können.

5

Durch die in den abhängigen Ansprüchen aufgeführten Maßnahmen und Weiterbildungen sind vorteilhafte Verbesserungen des im unabhängigen Patentanspruch angegebenen Steuergeräts möglich.

10

Besonders vorteilhaft ist, dass die Taktausgänge derart beschaltet sind, dass das Steuergerät in Abhängigkeit von den Ausgangssignalen aus den Taktausgängen ein Überwachungssignal erzeugt. Vorzugsweise wird die Beschaltung derart gestaltet, dass die Ausgänge auf einen Exklusiv-Oder-Baustein führen, so dass, wenn ein Taktausgang mit dem anderen Taktausgang nicht mehr bezüglich seines Ausgangssignals übereinstimmt es zu einem Ausgangssignal des Exklusiv-Oder-Bausteins kommt und so einen Fehler anzeigt. Dies ist eine besonders einfache und zuverlässige Hardwareschaltung zur Fehleranzeige.

20

15

Weiterhin ist es vorteilhaft, dass die Taktausgänge an Eingänge des Prozessors zurückgeführt werden, so dass der Prozessor selbst die Ausgangssignale der Taktausgänge überwachen kann. Beispielsweise kann er so eine amplitudenmäßige Überwachung durchführen und auch die Exklusiv-Oder-Funktion softwaretechnisch nachbilden. Die getrennte Überwachung der Ausgangssignale ermöglicht, dass bei einer entsprechend redundanten Auslegung des Systemstakts das Steuergerät weiter arbeiten kann, auch wenn ein Ausgangssignal nicht mehr den Anforderungen entspricht.

25

30

Dabei ist es nämlich vorgesehen, dass die wenigstens zwei Ausgangssignale der beiden Taktausgänge zusammen den Takt für die weiteren Schaltungen erzeugen. Dies wird am einfachsten durch eine Veroderung der beiden Taktausgangssignale erreicht. Die Veroderung kann vorzugsweise dadurch erreicht werden, dass jeweils eine Diode in Flussrichtung an die beiden Taktausgänge geschaltet wird. Die Dioden sind dann auf der anderen Seite miteinander verknüpft, so dass eine Veroderung stattfindet. Das so erzeugte Taktsignal kann dann durch einen Impedanzwandler und/oder einen Verstärker weiter verarbeitet werden, wobei der Impedanzwandler dafür vorgesehen ist, um die Belastung

der Taktsignale zu minimieren und der Verstärker dazu vorgesehen ist, das Taktsignal entsprechend zu verstärken.

Es wird weiterhin vorteilhaft, dass die beiden Taktausgänge jeweils anderen Portgruppen zugeordnet sind, wie auch die beiden Eingänge, die zur Überwachung der Ausgangssignale der Taktausgänge vorgesehen sind. Diese Trennung zu verschiedenen Portgruppen bedeutet einen vergrößerten Abstand der Schaltungsgruppen auf dem Chip, so dass bei einer Hardwarebeschädigung eines Ausgangs oder Eingangs der andere Ausgang bzw. Eingang nicht mitbeeinträchtigt wird. Dies erhöht die Sicherheit des Systems.

Zeichnung

5

10

15

25

30

35

Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird in der nachfolgenden Beschreibung näher erläutert.

Es zeigt

Figur 1 ein Blockschaltbild des erfindungsgemäßen Steuergeräts.

20 Beschreibung

Steuergeräte, insbesondere zur Ansteuerung von Personenschutzmitteln wie Airbags, Gurtstraffer oder Überrollbügel müssen eine hohe Zuverlässigkeit aufweisen, so dass es vermieden wird, dass interne Fehlfunktionen zu unerwünschten Situationen für Fahrzeuginsassen führen. Häufig wird zur Datenübertragung zwischen dem Microcontroller im Steuergerät und den angeschlossenen Bausteinen im Steuergerät den sogenannten ASIC's, wie einer Zündkreisansteuerung oder den Sensoren oder Schnittstellenbausteinen, das SPI (Serial Peripheral Interface) verwendet. Dabei wird eine Leitung MOSI (Master Out Slave In) dazu verwendet, dass derMicrocontroller Daten zu den angeschlossenen Bausteinen überträgt und eine weitere Leitung MISO (Master In Slave Out) dazu verwendet wird, dass die angeschlossenen ASIC's an den Microcontroller Daten übertragen können. Dabei handelt es sich um getrennte Leitungen. Es gibt noch weitere Leitungen des Serial Peripherial Interface, wie Chip-Select und auch die Taktleitung. Es handelt sich hierbei wirklich um getrennte Hardwareleitungen. Der µC-Controller versorgt über die Taktleitungen die angeschlossenen ASIC's mit diesen

10

15

20

25

30

35

Takt, so dass es zu einer synchronen Datenübertragung kommt. Nunmehr ist klar, dass bei einem Fehler des Taktsignals es zu Fehlern in der Funktion des Steuergeräts kommen kann.

Erfindungsgemäß wird daher das Taktsignal anhand von den Ausgangssignalen von zwei Taktausgängen des Microcontrollers, der auch ein anderer Prozessor sein kann, überwacht. Diese Überwachung kann hardware- oder softwaremäßig durchgeführt werden. Als hardwaremäßige Realisierung bietet sich beispielsweise die Verwendung eines Exklusiv-Oder- oder Antivalenz-Bausteins an, während bei der softwaremäßigen Überwachung der Microcontroller selbst wieder zum Einsatz kommt, in dem die Ausgangssignale der Taktausgänge wieder auf Eingänge des Microcontrollers zurückgeführt werden. Die softwaremäßige Realisierung hat den Vorteil, dass die einzelnen Ausgangssignale getrennt überwacht werden können. Zusätzlich kann bei der Verwendung von zwei Taktausgängen eine höhere Redundanz bei der Erzeugung des Takts erzielt werden, indem die Ausgänge, die das Taktsignal liefern miteinander vorzugsweise verodert werden.

Figur 1 zeigt ein Blockschaltbild des erfindungsgemäßen Steuergeräts. Das Blockschaltbild konzentriert sich nur auf die wesentlichen Elemente der Erfindung, so dass andere Komponenten, die sich auch im Steuergerät befinden, der Einfachheit halber nicht dargestellt sind. Ein Microcontroller µC ist über einen Datenausgang MOSI mit im Steuergerät befindlichen ASIC's 1, 2 und n verbunden. Die Leitung MOSI wird zur Datenübertragung vom µC zu den ASIC's 1, 2 und n verwendet. Über einen Dateneingang ist der Microcontroller µC ebenfalls mit den ASIC's 1, 2 und n verbunden, wobei aber hier die Leitungen MISO zur Datenübertragung der ASIC's zum Microcontroller genutzt wird. Die Datenübertragung zwischen dem Microcontroller und den ASIC's 1, 2 und n kann quasi parallel ablaufen. Über einen weiteren Ausgang 10 und 11 werden Taktsignale des Microcontrollers μC ausgegeben, die der Microcontroller μC durch Teilung eines Oszillatorsignals erzeugt hat. Als Oszillator kommt hier beispielsweise ein Pierce-Oszillator in Frage, der leicht anschwingt und ein stabiles Taktsignal liefert. Die Taktausgänge 10 und 11 führen jeweils zu Dioden D1 und D2, die selbst auch zusammengeführt auf einen Eingang eines Verstärkers V gehen. Der Verstärker V liefert dann den Takt SCKr. Dieser Takt geht dann an die Bausteine ASIC 1, ASIC 2 und ASIC n. Damit laufen dann in ihrer Verarbeitung der Microcontroller μC und die ASIC's 1, 2 bis n parallel.

10

15

20

Die Ausgangssignale der Taktausgänge 10 und 11 werden jedoch auch jeweils an Eingänge eines Exklusiv-Oder-Bausteins geführt. Der Exklusiv-Oder-Baustein zeigt ein Signal an seinem Ausgang, wenn die beiden Eingangssignale unterschiedlich sind. D. h., nur bei einer 0 und 1 bzw. 1 und 0 liefert das Exklusiv-Oder-Baustein eine 1, ansonsten eine 0. In Abhängigkeit von diesem Ausgangssignal des Exklusiv-Oder-Bausteins 12 wird ein Warnlampentreiber 15 angesteuert, der im Fehlerfall also wenn die beiden Taktsignale unterschiedlich sind, eine Warnlampe ansteuert, um einen Fehler anzuzeigen.

Alternativ oder zusätzlich ist es möglich, dass der Microcontroller µC selbst die Ausgangssignale der Taktausgänge 10 und 11 überwacht. Dazu werden die Ausgangssignale auf zwei Eingänge 13 und 14 jeweils zurückgeführt. Der Microcontroller µC kann dann softwaremäßig die Ausgangssignale überwachen. Dies kann er beispielsweise dadurch tun, dass er die Exklusiv-Oder-Funktion softwaretechnisch nachbildet und dass er die Ausgangssignale getrennt amplitudenmäßig überwacht. Der Microcontroller µC erzeugt dann in Abhängigkeit davon ein Überwachungssignal, das zur Ansteuerung beispielsweise des Warnlampentreibers verwendet wird. Eine Warnung kann jedoch auch auf einem Display im Fahrzeug angezeigt werden. Die Eingänge 3 und 4 sollten verschiedenen Portgruppen zugeordnet werden. Unter Portgruppe werden hier benachbarte Ein- bzw. Ausgänge verstanden. Auch die Taktausgänge 10 und 11 sollten unterschiedlichen Portgruppen zugehörig sein, damit sie geographisch nicht benachbart sind, um bei einem Hardwarefehler einen Ausfall der beiden Taktausgänge zu vermeiden.

Anstatt der SPI-Kommunikation, die eine Buskommunikation ist, können auch Punkt-zu-Punkt-Verbindungen zwischen dem Microcontroller μC und den einzelnen ASICs jeweils eingesetzt werden. Doch auch andere Busverbindungen alternativ zur SPI-Verbindung sind möglich.

15

20

25


30

35

10 Patentansprüche

- Steuergerät mit einer getakteten Datenübertragung zwischen einem Prozessor (μC)
 und wenigstens einer weiteren Schaltung (ASIC 1, 2, n), wobei der Prozessor (μC)
 einen Takt (SCKr) ausgibt, dadurch gekennzeichnet, dass der Prozessor (μC) derart
 konfiguriert ist, dass der Prozessor (μC) den Takt (SCKr) anhand von
 Ausgangssignalen wenigstens zweier Taktausgänge (10, 11) überwacht.
- 2. Steuergerät nach Anspruch 1, dadurch gekennzeichnet, dass die wenigstens zwei Taktausgänge (10, 11) derart beschaltet sind, dass das Steuergerät in Abhängigkeit von den Ausgangssignalen ein Überwachungssignal erzeugt.
- 3. Steuergerät nach Anspruch 2, dadurch gekennzeichnet, dass ein Exklusiv-Oder-Baustein (12) vorgesehen ist, dem die Ausgangssignale jeweils zugeführt werden, wobei in Abhängigkeit von einem Signal des Exklusiv-Oder-Bausteins (12) das Überwachungssignal erzeugt wird.
- 4. Steuergerät nach Anspruch 1, dadurch gekennzeichnet, dass die wenigstens zwei Taktausgänge (10, 11) derart beschaltet sind, dass die Ausgangssignale jeweils an einen ersten und einen zweiten Eingang (13, 14) des Prozessors (μC) zurückgeführt werden, so dass der Prozessor (μC) die Ausgangssignale überwacht und in Abhängigkeit davon das Überwachungssignal erzeugt.
- 5. Steuergerät nach Anspruch 1, dadurch gekennzeichnet, dass die wenigstens zwei Taktausgänge (10, 11) derart beschaltet sind, dass der Takt (SCKr) in Abhängigkeit von den Ausgangssignalen erzeugt wird.

- 6. Steuergerät nach Anspruch 5, dadurch gekennzeichnet, dass die wenigstens zwei Taktausgänge (10, 11) miteinander verodert zur Bildung des Takts vorgesehen sind.
- Steuergerät nach Anspruch 6, dadurch gekennzeichnet, dass für die Veroderung für die wenigstens zwei Taktausgänge (10, 11) jeweils eine Diode (D1, D2) oder ein ODER-Gatter vorgesehen sind.
 - 8. Steuergerät nach Anspruch 6 oder 7, dadurch gekennzeichnet, dass der Takt (SCKr) einen Impedanzwandler und/oder einen Verstärker (V) zugeführt werden.
 - 9. Steuergerät nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Taktausgänge (10, 11) verschiedenen Portgruppen zugeordnet sind.
- 15 10. Steuergerät nach einem der Ansprüche 4 bis 9, dadurch gekennzeichnet, dass der erste und der zweite Eingang (13, 14) verschiedenen Portgruppen zugeordnet sind.



INTERNATIONAL SEARCH REPORT

International Application No PC1/DE2004/001613

A. CLASSIFICATION OF SUBJECT MATTER IPC 7 G06F11/16						
1,0 , 400,11,40						
Accordance	Assembly to International Polant Chaptification (IDC) and both anti-polantic both and IDC					
	international Patent Classification (IPC) or to both national classifica SEARCHED	and II' U				
Minimum do	cumentation searched (classification system followed by classification	on symbols)				
IPC 7	G06F					
Docu	ion searched other than minimum documentation to the extent that s	uch documents are included in the fields	arched			
Dominentat	and several or in individual community community in the extent that s	ada adamento de mondes in the heids se				
Electronic da	ata base consulted during the international search (name of data bas	se and, where practical, search terms used)	1			
EPO-In	ternal, WPI Data, IBM-TDB					
1						
C. DOCUME	ENTS CONSIDERED TO BE RELEVANT					
Category °	Citation of document, with indication, where appropriate, of the rela	evant passages	Relevant to claim No.			
Y	WO 95/21412 A (NAT SEMICONDUCTOR	CORP)	1–10			
·	10 August 1995 (1995-08-10)	/				
	page 4, line 19 - page 5, line 2	31				
	page 12, line 36 - page 13, line page 17, line 20 - line 29	01				
	figures 2A,2B					
Υ	US 4 282 493 A (MOREAU DEBORAH L))	1–10			
	4 August 1981 (1981-08-04)					
	column 1, line 11 - line 44 column 3, line 59 - column 4, lin	ne 59				
<u> </u>	column 6, line 27 - line 40					
)	figures 1,2					
{						
	<u> </u>					
Further documents are listed in the continuation of box C. Patent family members are listed in annex.						
* Special categories of cited documents: "It later document published after the international filing date or priority date and not in conflict with the application but						
considered to be of particular relevance invention cited to understand the principle or theory underlying the						
filing d	"E" earlier document but published on or after the international filing date "X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to					
"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of enother which is cited to establish the publication date of enother "Y" document of particular relevance; the claimed Invention						
diation or other special reason (as specified) "O" document referring to an oral disclosure, use, exhibition or other means "O" document referring to an oral disclosure, use, exhibition or other means "O" document is combined with one or more other such document is combined with						
'P' document published prior to the international filing date but						
later than the priority date claimed "&" document member of the same patent family Date of the actual completion of the international search Date of mailing of the international search						
}	10 December 2004 28/12/2004					
Name and I	mailing address of the ISA European Patent Office, P.B. 5818 Patentlaan 2	Authorized officer				
	NL - 2280 HV Rijswijk Tel. (+31-70) 340-2040, Tx. 31 651 epo nl, Fax: (+31-70) 340-3016 Braccini, G					

INTERNATIONAL SEARCH REPORT

information on patent family members

Interior Interior No PCT/DE2004/001613

Patent document cited in search report		Publication date	Patent family member(s)		Publication date	
WO 9521412	Α	10-08-1995	EP WO	0742919 A1 9521412 A1	20-11—1996 10-08—1995	
US 4282493	A	04-08-1981	NONE			

INTERNATIONALER RECHERCHENBERICHT

Interionales Aktenzeichen
PCT/DE2004/001613

A. KLASSII IPK 7	a. Klassifizierung des anmeldungsgegenstandes IPK 7 G06F11/16					
Nach der Ini	Nach der Internationalen Patentklassifikation (IPK) oder nach der nationalen Klassifikation und der IPK					
	ACHIERTE GEBIETE	Salkation and del n K				
	ter Mindestprüfsloff (Klassifikationssystem und Klassifikationssymbo	lo)				
IPK 7	G06F	ne y				
Recherchier	te aber nicht zum Mindestprüfstoff gehörende Veröffentlichungen, so	welt diese unter die recherchierten Gebiete	fallen			
Während de	r internationalen Recherche konsultierte elektronische Datenbank (N	ame der Datenbank und evtl. verwendete S	Suchbegriffe)			
EPO-In	ternal, WPI Data, IBM-TDB					
C. ALS WE	SENTLICH ANGESEHENE UNTERLAGEN					
Kategorie°	Bezeichnung der Veröffentlichung, soweit erforderlich unter Angab	e der in Betracht kommenden Teile	Betr. Anspruch Nr.			
Y	WO 95/21412 A (NAT SEMICONDUCTOR CORP) 10. August 1995 (1995-08-10) Seite 4, Zeile 19 - Seite 5, Zeile 2 Seite 12, Zeile 36 - Seite 13, Zeile 31 Seite 17, Zeile 20 - Zeile 29 Abbildungen 2A,2B		1–10			
Υ	US 4 282 493 A (MOREAU DEBORAH L) 4. August 1981 (1981-08-04) Spalte 1, Zeile 11 - Zeile 44 Spalte 3, Zeile 59 - Spalte 4, Ze Spalte 6, Zeile 27 - Zeile 40 Abbildungen 1,2	1 -10				
Wellere Veröffentlichungen sind der Fortsetzung von Feld C zu entnehmen						
 Besondere Kategorien von angegebenen Veröffentlichungen "A' Veröffentlichung, die den allgemeinen Stand der Technik definiert, aber nicht als besonders bedeutsam anzusehen ist "E' älteres Dokument, das jedoch erst am oder nach dem internationalen "E' älteres Dokument, das jedoch erst am oder nach dem internationalen 						
Anmeldedatum veröffentlicht worden ist "X" Veröffentlichung von besonderer Bedeutung; die beanspruchte Erfindung "L" Veröffentlichung von besonderer Bedeutung; die beanspruchte Erfindung sein aufgrund dieser Veröffentlichung nicht als neu oder auf						
anderen im Recherchenbericht genannten Veröffentlichung belegt werden soll oder die aus einem anderen besonderen Grund angegeben ist (wie ausgefilbrt).						
werden, wenn die Veröffentlichung mit einer oder mehreren anderen						
eine Benutzung, eine Ausstellung oder andere Maßnahmen bezieht "P" Veröffentlichung, die vor dem internationalen Anmelderatum aber nach						
dem beanspruchten Prioritätsdatum veröffentlicht worden ist Absendedatum des Abschlusses der Internationalen Recherche Absendedatum des Internationalen Recherchenbertichts						
	O. Dezember 2004	28/12/2004				
Name und P	ostanschrift der Internationalen Recherchenbehörde Europäisches Patentamt, P.B. 5818 Patentlaan 2	Bevollmächtigter Bediensteter				
	NL – 2280 HV Rijswijk Tel. (+31–70) 340–2040, Tx. 31 651 epo nl, Fax: (+31–70) 340–3016	Braccini, G				

INTERNATIONALER RECHERCHENBERICHT

Angaben zu Veröffentlichungen, die zur selben Patentfamille gehören

Interpolates Aktenzeichen
PCT/DE2004/001613

lm Recherchenbericht angeführtes Patentdokument		Datum der Veröffentlichung		Mitglied(er) der Patentfamilie	Datum der Veröffentlichung
WO 9521412	A	10-08-1995	EP WO	0742919 9521412	 20-11-1996 10-08-1995
US 4282493	A	04-08-1981	KEINE		

Formblatt PCT/ISA/210 (Anhang Patentiamilie) (Januar 2004)